1.2V高线性度低噪声折叠混频器设计

分享到:

 

2 电路仿真

  

该混频器设计基于SM IC 0. 18 μm标准CMOS工艺,用Advanced Design SySTem软件进行电路设计与仿真。电源电压1. 2 V; RF频率为2. 5 GHz,功率为- 30 dbm; LO频率为2. 6 GHz,本振信号的电压摆幅VLO = 600 m Vpp。

  

图3是三阶交调点( IIP3)随本振功率变化曲线,在本振功率为0 dBm时, IIP3达到最大值3. 857dBm。当本振功率大于或小于0 dBm时, IIP3都会急剧下降。图4是噪声系数(NF)和转换增益(Con2version Gain)随本振功率变化曲线,本振功率为- 3dBm时,噪声系数达最小值4. 982 dB,本振功率为- 5 dBm时,转换增益达到最大值11. 23 dB。考虑到混频器的整体性能,必须采取折衷,所以选择本振功率为0 dBm,此时,噪声系数为5. 257 dB,转换增益为9. 787 dB。图5是当本振功率为0 dBm时,噪声系数随输出频率变化曲线,噪声系数随着输出频率的增加不断减小,在输出频率为100 MHz时,噪声系数为5. 257 dB。

 

图3 IIP3随本振功率变化曲线。

 

图4 NF与转换增益随本振功率变化曲线。

 

图5 NF随输出频率变化曲线。

  

图6是该折叠混频器的版图,该版图用CadenceVirtuoso Layout editor进行设计及优化。RF输入端的匹配网络与IF输出端的buffer都集成在了片内,版图面积556μm ×966μm。

 

图6 折叠混频器版图。

  

表1是本文设计的折叠混频器整体性能的仿真结果,并与其他发表的论文做了比较,可以看出该混频器具有高线性度,低噪声的优点。

 

表1 混频器性能总结与比较

  

3 总结

  

本文采用交流耦合互补跨导级成功设计了一种适用于低电源电压下工作的折叠混频器。仿真结果表明,该混频器具有高线性度、低噪声的优点。

 

硬聘网
论坛已做迁移,有相关技术资料和问题讨论可以到电路城对应版块(“模拟/电源”)
X