运算放大器:单通道,双通道抑或四通道

分享到:

 历史

  Bob Widlar曾提出一个重要观点,即集成电路(IC)的设计依据应该是比例和匹配,而不是电阻和晶体管的绝对值。这个原理同样适用于需要多个运算放大器的PCB(印制电路板)设计。

  双通道运放真的是两运放,还是一硅片具备两功能?

  人们常常认为双通道运放等同于两个单通道运放,但在电路板上,单片双通道IC与两个单通道IC之间还是存在一些细微差别,这些差别可能会给新的设计带来问题。由于两个运放在相同的单个硅片上并排放置,因此在使用双通道放大器时需要考虑电气和散热因素。

  业界研究热效应已经有30多年的历史了,并且在Solomon引用的一篇前50强IEEE论文有详细的论述 [1]。随着运放输出电压的改变,散热量也随之改变,会有一个热波穿过整个芯片传播到输入级,使芯片失去平衡,并表现为一种电气信号。热波能够同时影响两个运放,即使它们在电气上是分开的。

  另外还有电气效应。为了减小裸片尺寸,进而降低成本,像偏置电路和相关启动电路等部分可能为两个运放所共享。如果一个运放超出了正常工作范围,并导致偏置电路出现故障,那么另一个运放也会发生故障 [2]。另外,由于只有一对电源引脚,邦定线和裸片上的一些金属化层将承载两个运放的总电流。一个放大器吸收的电流将产生IR压降,并通过随频率改变的PSRR指标反映到另一个运放上。

  优点

  任何事物都不可能十全十美,因此使用双通道运放既有优点也有缺点。有些优点是显而易见的。首先,单次插入比两次插入更省制造成本。其次,大多数半导体制造商的双通道运放报价通常要低于两个单通道运放的成本。通过合并子电路,裸片面积通常小于单通道运放的两倍。再者,高速自动化测试设备(ATE)受类似运放这样的单个功能的处理时间的限制,因此每个功能的测试成本也更低。在封装成本方面也是如此。最后,由于两个电路在晶圆上靠得非常近,它们之间的电气特性 (通常会规定)也非常匹配。

  缺点

  不过也存在一些缺点。将两个或四个功能放在一个封装中会增加功耗。对于低带宽、低电压(低功耗)运放来说,这种功耗的增加对结温的影响很小,仅上升5℃。而对驱动低阻抗负载(如同轴电缆)的高速运放而言,这种结温上升会非常明显,大概有30℃。由于裸片应力原因,四通道运放的最大失调电压将高于双通道或单通道运放[3]。在某些情况下,双通道运放的失调电压会比单通道运放高,四通道运放的失调电压将比双通道运放高[4]。

  串扰也是个问题,它源自两个效应:热效应和电气效应。如前所述,从一个部分发出的热波将使另一个部分的输入级失去平衡,这表现为低频反馈。另外,由于只有一对电源引脚,邦定线电阻对所有部分都是公共的,因此一个部分引起的大负载电流将在邦定线上造成IR压降。运放的PSRR不是无限的,因此某部分将被耦合到其它部分。PSRR随频率升高而下降,因此在约5kHz至10kHz频段可以看到这一现象。

  版图设计考虑

  为了真正理解这些效应发生的原因,有必要了解单通道、双通道和四通道运放的内部构造。

        输入级电路

  运放的第一级通常是差分对电路,可以是如图所示的NPN或PNP双极性电路,也可以是N沟道或P沟道MOSFET,或N沟道或P沟道JFET。它们面临一个同样的问题:如果两边的温度有差异,即使相差只有1/10,电路也会变得不平衡。当增益为10万倍或以上时,这将对输出电压造成影响。当输出级电路存在功耗时,热波将越过裸片传播到输入级。如果输入级离得比较远(相对而言),等温线将近似平行线。如果两个输入晶体管的位置摆放得比较合适,热波将同时到达两个晶体管,这时平衡几乎不会受到影响。这是一个好主意,但我们可以做得更好。将晶体管分成两个部分,并进行交叉耦合,那么从某个角度传来的热波将同时影响两个部分,影响程度将低于两个独立晶体管的情形。也许George Erdi在 uA725中首次应用的就是这种方法[5]。“交叉耦合四通道”具有多方面的含义,这里讨论的是其最通用的含义。输出晶体管和输入晶体管应沿着图1所示的中心线放置。

 

  版图设计还有许多其它考虑因素,如裸片应力、电阻的温度系数等,这些因素在Hastings的文章[6]中有很详细的介绍。

  封装引脚输出

  图1中的版图对单通道运放来说完全没有问题,但对双通道运放来说问题就出现了。双通道运放的标准引脚输出如图2所示。

  图3是双通道运放在晶体管级的一种可能的底层规划图。这里有个问题:通道B的输出必须越过输入线才能到达引脚7。在很早以前,双极性模拟工艺还是采用的单层金属化工艺,必须使用穿接(cross-under)方法,因此对性能会有影响。

 

  图3是一个很好的双通道运放版图。输入级非常靠近裸片中心,因此机械应力梯度最小。从一个输出级到另一个输入级的距离要大于另一种版图。从输出级到两个输入级的等温线近似等距的并行线,因此交叉耦合输入级四通道运放的抑制能力很强。这种版图的主要缺点是,输出B必须跨越两个输入级才能到达输出焊盘。从输出金属化到同相输入金属化的任何电容都将导致正反馈。这对几年前的单层金属化(SLM)工艺来说问题比较麻烦,不过通过这些运放的低增益带宽已经有所改善。这种版图具有良好的散热性能,但是,在规划同一产品系列中的四通道版本时又会遇到问题。 双通道版图还有另外一种选择,如图4。

        在一个产品系列中要规划四通道产品时可以采用这种版图,因为这种版图可以被复制,再经垂直翻转就能快速生成四通道版图。输入和输出相当靠近正确的封装引脚。四通道运放的标准引脚输出如图5所示。

  这种版图存在几个微妙的问题:(1)输入级不在裸片中心,而裸片中心是最低的机械应力梯度点,具有最小的失调电压;(2)从输出级到输入级的距离不够远;(3)从一个输出级到另外一个输入级的热波将使等温线变成曲线,因而无法被交叉耦合的输入对完全抑制,并造成从一个通道至另一个通道的串扰。

  这些问题使设计师处于两难境地:对双通道运放来说最优的版图对四通道运放而言不是最优的。每个单通道、双通道或四通道运放的单个版图可以从头开始设计,但考虑到上市时间和开发成本,标准设计过程是要尽可能多地重复利用某个设计。当某个产品系列中只需要单通道或双通道运放时,双通道的版图通常是最优的。有趣的是,将图3进行水平翻转可以得到同样的四通道版图,因此与版图设计合理的双通道或单通道运放相比,四通道运放性能指标会较差。

  几年前,有个制造商做出了指标非常好的四通道运放。秘诀是使用了一个特殊的引脚框,可接受两个双裸片,即混合器件或多芯片模块(MCM)。这种产品需要在内部完成装配,或与外部装配工厂进行紧密合作。最终的良品率近似等于各个裸片良品率的乘积。例如,如果裸片良品率是99%,那么最终良品率将是0.99×0.99 = 98.01%,这是完全可以接受的。另一方面,如果裸片良品率为90%,对于规格要求很严的器件来说这是很有可能的,那么总的良品率将是0.9×0.9 = 81%。

 

  2009年12月曾有人展开过一项研究,通过五家半导体公司的网站统计单通道、双通道和四通道产品种类的 数量。调研结果如下:

  单通道: 598,占 39.7%

  双通道: 556,占37%

  四通道: 350,占 23.3%

  这里包括了大批量应用运放、音频放大器、高速、带有或不带有关断引脚的器件(算作两种)以及单位增益稳定和非完全补偿器件,在精密应用领域,如低失调电压或低噪声,总数会向单通道和双通道倾斜。

       好的例子

  当通道间具有非常复杂的交互时,使用双通道运放的匹配特征何时才有意义呢?有两种常见的应用可以考虑;自己构建三路运放仪表放大器,并对关键应用进行相位补偿。图6是经典的三路运放仪表放大器内部结构图。

 

  对于这种应用,一般人会使用四通道运放。但请注意,A1和A2工作时的噪声增益可能是5、10或更高。这意味着输入失调电压和输入电压噪声很重要。A3有不同的要求,因此需要使用不同类型的运放[7]。A3通常工作在很低的增益下,而且以仪表放大器总输入为参考的输入噪声将被第一级电路的增益所除,因此重要性低得多。最后,第三个运放的负载一般会比前两个高。

  输入部分的失调电压取决于A1和A2的Vos。市场上能够保证两个部分之间完全匹配的双通道运放不多。即使不能保证完全匹配,两个运放也存在一定程度的匹配。例如,AD8599数据手册上的最大delta Vos是2.2µV/℃,虽然手册上没有说明匹配性能,但对100个器件的随机抽样表明,最大差值不超过1µV/℃。考虑最坏情况的设计应使用数据手册上的最大Vos,然后由单片匹配提供额外的余量,从而实现可靠的设计。仪表放大器的最重要参数之一是共模抑制比(CMRR)。Pallás-Areny[8]表明,A1和A2的CMRR匹配可提高总的CMRR,这是输入级使用单片双通道器件的主要原因。

  A1和A2的负载比较轻,但A3的负载很重,因此从电气和热性能上看,单片双通道和单通道器件会更好。另外,从布线的角度考虑,这种应用也倾向于使用单片双通道和单通道器件。顺便提一下,输出部分的直流和交流CMRR很大程度上取决于电阻匹配和寄生电容匹配,这是经常被忽视的一个因素。随着多年来半导体制造技术的改进,采用激光微调薄膜电阻的单片差动放大器,如AD8271,可以比分立运放和4个0.1%电阻的成本更低,而且具有更好的性能[9]。根据所需的CMRR与频率关系、PCB尺寸、整体精度以及总的供电电流,完整的单片式仪表放大器(如AD8226[10 ])将是最佳选择。

  电力线监控

  对于单极点系统,众所周知,当幅度减少3dB时相移是45度。另外一条有用的经验就是,当频率在角频率之上10倍频或角频率之下10倍频时,相位将分别偏离零度或偏离90度的5.71度(如表1)。

  值得注意的是,即使是在低于角频率100倍的频率处,相移仍大于0.5度,并且幅度比设想的要稍低一些。

 

  对于在幅度和相位方面需要特别高精度的系统,比如电力线监控应用,可以使用一个运放部分的交流特性补偿另一个运放部分的相位响应。基本概念如图7所示,普通单极点系统(标示为未补偿) 和图7系统(标示为已补偿)的相位响应如图8所示。图中没有提及什么数学关系,欲想了解更多细节,请阅读参考文献[11-13]。


        糟糕的例子

  信号链中的四通道运放

  如果是毫伏数量级的信号源,信号链必须具有低噪声性能才能保持可接受的信噪比(SNR)。增益分配和选择合适的单通道、双通道或四通道运放可以改善性能、降低总体成本。例如,在最大输入信号为50mV、输出10V到2kΩ负载情况下,增益要求达到200。

  图9中的四个模块可以分别配置为缓冲器、增益为-1的反相累加放大器(用于校准整条信号链失调电压)、增益为1的Sallen-Key滤波器和增益为200的电路级。

 

  可以选择一个四通道运放满足全部四个运放的要求。但这是一种糟糕的设计,原因有以下几个方面:(1)为了使第一级电路有低的噪声,必须选择一个低噪声的四通道运放,如AD8674;(2)在输出级和输入级之间的PCB上存在电气耦合,在两个部分之间的硅片上存在热耦合;(3)最后一级要求较大的增益带宽。

 

  一种较好的方案(虽然不是唯一的方案!)是将一些增益分配到信号链的前面。不过前面分配过多的增益将导致中间级过载。如果第一级增益为10,那么第二级贡献的噪声(以输入为参考)等于第二级的噪声除以10。随着每一级增益的增加,后一级的要求可以不断降低。购买一个昂贵的低噪声四通道运放实现所有4级模块的成本效益就不如前两级用低噪声双通道运放、后两级用低成本的通用双通道运放。

  耳机放大器

  即使可以用硅片构建一个完美的双通道运放,在封装和PCB方面还有许多考虑因素。双通道和四通道运放只有一对电源引脚,而不是两对或四对。邦定线的电阻可能在50~100mΩ之间,因此使用双通道运放的一个部分向低阻抗耳机提供100~200mA电流可能存在问题。典型原理图上的多个接地符号都默认为0V,但实际上并不正确。如果某个接地符号是0V,那么由于IR压降问题,所有其它符号都要比这个符号高或低几个毫伏。1英寸的PCB走线很容易在意想不到的地方产生50mV以上的IR压降。图10显示了理想的立体声耳机放大器原理图,它具有理论上无限的通道间隔离度。

 

  图11是实际的耳机放大器电路图,通道间隔离度只有60dB。对这个电路的仿真表明,邦定线和片上金属化层确实会导致一些串扰,但主要串扰源还是1/4英寸的PCB走线,这段走线是左通道负载和右通道信号源的公共接地回路。两个单通道运放具有更好的性能、更低的结点温度、更高的可靠性和PCB版图设计更容易的优势。

  结语

  由于装配的自动化和封装尺寸的减小,采用单通道和双通道运放还是四通道运放对总体成本没有影响。通过对PCB版图、性能随温度的变化、通道隔离度、相位匹配和成本的全面考虑,可以获得一种单通道或双通道运放的最佳使用组合选择。