联电将加快其20nm制程及FinFET 3D晶体管的发展

分享到:

 联电(UMC)稍早前宣布,与 IBM 达成协议,将加快其 20nm 制程及 FinFET 3D 晶体管的发展,而此举也很可能让联电成为唯一一家在 20nm 节点提供 FinFET 组件的纯晶圆代工厂。

联电正在努力扭转局面。近年来,联电和主要竞争对手台积电(TSMC)的技术差距不断拉大,而Globalfoundries不久前也宣布销售额超越联电,将联电挤到了晶圆代工排名第三位。

台积电 (TSMC) 和 Globalfoundries 都可算在2014或2015年时,于 14nm 节点导入3D FinFET组件。部份先进代工客户如 Nvidia 则表示,他们希望代工厂能更快提供FinFET。因而部份业界人士猜测,台积电和GlobalFoundries很可能会改变他们的发展蓝图,提前纳入 FinFET。

Globalfoundries 发言人表示,该公司已经完成了完全耗尽型绝缘层上覆硅(SOI)技术的评估,预计2013年便可提供给客户使用,而早期采用的客户将可获得该技术提供的性 能优势。“我们和领先客户密切合作,以确保这项技术在成本、易于设计、微缩等方面都是最佳化的解决方案。”

英特尔 (Intel)已开始在22nm节点量产采用其FinFET组件(或称三闸极晶体管, tri-gate)的芯片。目前,许多领先的无晶圆厂公司们,都希望藉由该技术来改善功耗。(英特尔已公开表示该公司正在为少数几家规模较小的公司使用其 22nm 3D技术生产芯片。但也有传言指出,英特尔也正与其它数家公司就代工业务展开合作,其中还包括一些重量级的无晶圆厂芯片业者)。

在 20nm节点纳入FinFET将使联电在标准平面20nm制外,也有能力提供20nm制程的低功耗版本。无论是台积电或Globalfoundries, 都计划提供低功耗20nm制程。今年四月,台积电执行副总暨共同营运长蒋尚义曾表示,20nm的关键尺寸几乎没有足够空间来为不同闸极长度调整设计规则, 并提供不同版本的20nm制程了。

如果联电能及时提供 20nm FinFET 低功耗制程,就能与对手做出重大区隔。而这或许也是该公司夺回近年来不断被竞争对手所抢占市场的关键所在。

每个人都知道,功耗是芯片制造商和电子产业中几乎每个人都最关心的议题。若联电能在竞争对手都还没准备好时,就提供低功耗20nm FinFET制程,这对业界会是多么大的震撼?

英特尔负责制程技术研发的资深院士Mark Bohr对今年四月《EE Times》报导台积电表示或许不打算提供低功耗20nm制程的报导所做出的反应,是认为芯片代工模式即将“崩溃”。Bohr的看法可能过于偏激了。但他 的出发点在于像美国高通这类无晶圆厂芯片业者,都会需要能尽可能降低芯片供耗的制程。

当然,目前有关联电的20nm FinFET仍然只是一个计划。即使获得IBM的技术,却也无法保证新制程的开发会一帆风顺。而联电本身也尚未对客户提供任何有关该技术的时间表。

然而,若一切依计划进行,则此举将大幅强化联电在代工领域的竞争力。

论坛已做迁移,有相关技术资料和问题讨论可以到电路城对应版块(“模拟/电源”)
X