推进SoC微细化至10nm工艺 无需3D晶体管

分享到:

SoC(systemonachip)是智能手机及平板电脑等移动产品的心脏。推动其低成本化和高性能化的微细化技术又有了新选择。那就是最近意法半导体(ST)已开始面向28nm工艺SoC量产的完全耗尽型SOI(fullydepletedsilicononinsulator:FDSOI)技术。

 

如果采用FDSOI技术,无需使晶体管立体化便可继续推进SoC微细化至10nm工艺左右。由于可以沿用原有半导体制造技术和设计技术,因此无需很多成本即可继续推进微细化(图1)。对于希望今后仍长期享受SoC微细化恩惠的设备厂商等来说,这将是很好的选择。

 

在成本和性能方面优于FinFET

 

FDSOI是用很薄的氧化膜(buriedoxide:BOX)将晶体管的管体(沟道)和Si基板隔开,将管体减薄至几nm厚,从而使沟道完全耗尽的技术(图2)注1)。这与沟道立体化以使其耗尽的三维晶体管(FinFET)一样,能够有效抑制随着栅极长度变短、漏电流增大的短沟道效应。

 

注1)沟道耗尽是指变成电子和空穴等载流子基本不存在的状态。

 

FinFET不具备而FDSOI具备的优点是能够跟原来的BulkCMOS技术一样保持平面晶体管的构造。FDSOI与FinFET相比,“制造工序减少,工艺成本大幅降低,还能直接沿用BulkCMOS的设计技术”。

 

制造FDSOI需要比Si基板贵的SOI基板,因此制造成本与BulkCMOS差不多。能使用原有设计技术是与需要大幅改变设计工具和电路布局的FinFET最大的区别。因为能减小电路设计方面的限制,集成度也容易提高。

 

意法半导体将采用FDSOI技术使平面构造的晶体管延续到10nm工艺。2014年将量产14nm工艺技术,2016年将量产10nm工艺技术。

 

采用FDSOI技术的晶体管能够沿用BulkCMOS技术使用的很多制造工艺和设计技术(a)。工作性能超越BulkCMOS,驱动电压低时性能尤为出色(b)。

 

在工作速度和耗电量等性能方面,意法半导体的Magarshack认为“FDSOI比FinFET更有优势”。FinFET随着沟道的立体化,寄生电容增大,工作速度容易降低,而FDSOI可以避免这一问题。另外,除栅极电极侧以外,还可通过超薄的BOX层由基板侧动态施加偏压,因此阈值电压的控制性好。在驱动电压低、容易出现阈值电压偏差问题的移动产品用SoC中,这一特点可以充分发挥作用。

 

确立管体膜厚的控制技术

 

不过,FDSOI在量产时间上落后于FinFET。美国英特尔已从2012年在22nm工艺微处理器中采用了FinFET,台湾台积电(TSMC)等代工企业也准备在2014年开始量产的16~14nm工艺中采用FinFET。

 

FDSOI原来面临的课题是很难控制只有几nm的管体厚度。由于管体厚度是决定阈值电压等晶体管特性的参数,因此每次技术更新换代,都要减薄厚度。随着微细化的发展,技术难度加大,难以进一步减薄。

 

 

 

论坛已做迁移,有相关技术资料和问题讨论可以到电路城对应版块(“模拟/电源”)
X