估算LC电路的Q值的方法

标签:LC电路Q值
分享到:

图3.4中有一个与信号源相串联的电阻,这个电阻可以作为任何门电路驱动被测信号时的输出阻抗的模型。对于TTL或高性能的CMOS驱动器,这个源端阻抗大允为30欧。对于ECL系统,输出阻抗大约为10欧。

 

LC电路的Q值,或者说谐振因子,受被测信号的源端电阻影响很大。对于L、C和源端的电阻RS的串联组合,其串联谐振电路的Q值近似为:

 

 

在上式中,Q值是存储在回路中的总能量与每弧度振荡损耗能量的比值。一个高Q值的电路在受到外界激励时,会持续较长时间的振铃。该揩振在电路的频率响应上表现为一个大的尖峰。

 

在图3.4所示的电路中,当我们减小源端电阻RS时,LC滤波器会在100MHZ附近产生较大的谐振。图3.5中所示的频率响应曲线,显示了源端电阻分别为5欧,25欧和125欧时的情形。

 

 

 

5欧的源端电阻,会产生29DB的谐振。截止频率超过100MHZ的数字信号,会因这个探头的电路而产生较大畸变。

 

15欧的源端电阻会产生15DB的谐振,截止频率超过100MHZ的数字信号,会因这个探头的电路产生畸变。

 

125欧的源端电阻,对电路有相当大的衰减,几乎消除了谐振。

 

如果用图3.4所示的这个探头测量转折频率小于100MHZ的数字信号,则没有不良的振铃和过冲发生,式()告诉我们,上升时间应该大于5NS才能保证截止频率低于100MHZ:

 

 

对于这个特定探头装置,5NS上升时间的限制是其200NH接地回路电感和10PF并联电容一个函数。

 

 

 

 

论坛已做迁移,有相关技术资料和问题讨论可以到电路城对应版块(“模拟/电源”)
X