一种0.18um 2.4GCMOS低噪声放大器的设计

分享到:

1 引言

 

随着无线通信技术的小断发展,系统要求更高的集成度,更强的功能以及更低的功耗。同时,CMOS技术已经发展到深亚微米水平,使得CMOS器件的高频特性得到进一步改善,已经能与锗硅和砷化钾器件相媲美。另外,CMOS器件在功耗上占有优势,因此深亚微米的CMOS技术在无线通信体系中很有应用潜力。在射频接收机中,低噪声放大器(LNA)占有重要位置,他在放大输入的微弱信号的同时抑制伴随的噪声。因此,低噪声系数与高增益是LNA的两个重要指标,当然这两个指标还要与功耗、线性度、输入输出匹配及小工作电流时的无条件稳定性相互折衷。

 

常见的CMOS低噪声放大器有差分输入(superhete-rodyne)、共栅(common-gate)、共源共栅(cascode)三种结构。差分LNA具有低噪声系数(NF)和有效抑制共模干扰的特点,但对于相同的噪声系数,差分放大器的功耗是单端放大器的两倍,而且所占芯片面积较大;共栅放大器输入阻抗匹配容易实现,具有较好的反相隔离度和稳定性,但噪声系数较大;共源共栅放大器能够提供一个较高的增益和反相隔离度,但其增益和噪声系数受到共源级的漏级衬底寄生效应的严重影响。

 

本文针对无线通信中蓝牙技术的重要频段,采用深亚微米技术TSMC 0.18μm CMOS工艺,设计了一种2.4 G的低噪声放大器,并给出了ADS软件的仿真结果和讨论。

 

2 电路设计

 

对于CMOS LNA来说,通常要求S21在10~20 dB间。如果增益太小,LNA不能将微弱的输入信号(-140~-40 dB,或0.03μV~3 mV)放大到预定的值;如果增益太大,LNA又会影响下一级混频器的线性度。一般情况下,S11/S22应小于-10 dB,S12应足够小(《-20 dB)。此外,在输入输出端应进行阻抗匹配以提高功率增益。

 

本文采用的LNA电路结构如图1所示。LNA的偏置电路由Rref,M3及Rbias组成。晶体管M3与M1形成一个电流镜,并且他的宽度是M1宽度的几分之一,以使偏置电路的附加功耗减到最少。通过M3的电流由电源电压和Rref以及M3的Vgs决定。电阻Rbias的值(20 kΩ)足够大以使他的等效噪声电流小到足以被忽略。



对于输入端,Cd是一个隔直流的电容,Ls为源级负反馈电感。C1,Lg和C2组成一个π型网络。由于高的品质因数会导致芯片面积增加,而太低的品质因数会使电感损耗增加并使噪声系数NF变坏,采用π型网络匹配可以较好地解决以上矛盾。在π型网络中,首先选择一个具有高品质因数、便于集成的电感Lg,其次计算C1,C2使其满足输入匹配要求。

 

 

忽略反馈支路Lf,Cf与Rf以及偏置电路的影响,LNA的输入阻抗为:


其中,Cgs1为M1的栅-源复盖电容;Zeff为π型网络的等效阻抗;gm1为M1在饱和区的跨导;ω为中心频率。

当输入阻抗与电压源阻抗Rs匹配时,应有:

对于共栅级M2,其输入阻抗为:

通常情况下M1与M2之间并无匹配,但由于共源级的输出阻抗与共栅级的输入阻抗都是容性,因此在两级间增加一个电感La匹配以提高增益。

 

对于输出端,C0是一个隔直流的电容;Lt,Ct与Rt形成输出匹配网络,与下一级电路匹配。

 

图1中Lf,cf与Rf形成电压并联负反馈。为了补偿高频增益,必须使高频时的负反馈量减少,因此,并联反馈网络必须是感性而不能是容性的。电容Cf是隔直流电容,其容量足够大,在工作频带内可看过短路。由于共源共栅的输出阻抗很大,因此Rf的取值下限为900~1 100Ω,以便能在不增加噪声系数的前提下提高电路带宽。在反馈电阻Rf确定之后,应使Lf在欲提升的频率处的阻抗值ωLf接近Rf值,大致按ωLf=(0.2~5)Rf选取,使反馈阻抗随频率变化较大,反馈量变化大,频率特性变化明显。

 

对于LNA而言,噪声主要来源于闪烁噪声、热噪声和散粒噪声。其中,闪烁噪声又称为1/f噪声,主要来源于场效应管的氧化膜与硅接触面的工艺缺陷或其他原因,通常在射频下忽略不计。热噪声是由于电子热运动引起的,在射频情况下其量值将随频率的升高而明显增大。散粒噪声的大小正比于工作电流。因此,低噪声放大器主要考虑热噪声与散粒噪声的影响。

 

在有功耗约束情况下达到最小噪声系数时的信号源品质因数Qs为:

当QsP确定后,最优化器件宽度为:

对于宽度为Wopt,P的器件,可得功耗约束范围内的噪声系数:

把f0=2.4 GHz,Rs=50Ω,L=0.18 μm代入式(6)可得最小噪声系数时的沟道宽度大约为289 μm。由于最小噪声系数时的沟道宽度与最大增益时的沟道宽度并不一致,因此应选择合适的沟道宽度在最小噪声系数与最大增益之间折衷。

 

3 软件仿真

 

本文运用TSMC 0.18 μm CMOS工艺库,采用Agi-lent公司的ADS进行仿真,电路器件参数及取值如表1所示。
 

 

仿真如图2所示,在中心频率为2.4 G时,电路功率增益S21为15.15 dB,隔离度S12为-33.03 dB,输入与输出反射系数分别为-36.70 dB与-50.32 dB,噪声系数仅为0.62 dB。1.8 V时直流功耗为7.9 mW。这些指标能很好地满足RF电路对低噪声放大器的设计要求。

 

4 结 语

 

从仿真结果可以看出,在共源共栅结构的基础上同时采用级间匹配、π型网络以及电压并联负反馈的低噪声放大器输入输出匹配良好,这反映在电路的噪声系数达到了很好的水平,增益比不采用级间匹配和电压并联负反馈时增加了约2 dB左右,达到设计要求。

 

采用此结构设计的深亚微米CMOS射频低噪声放大器,由于设计中充分考虑了功耗、增益、噪声系数、线性度及品质因数之间的折衷关系,所以达到的设计性能优良。在深亚微米水平上实现低噪声放大器的设计具有重要意义,在大规模数模混合集成电路中很有应用潜力。

 

 

 


 

 

 

论坛已做迁移,有相关技术资料和问题讨论可以到电路城对应版块(“模拟/电源”)
X